来源：原创/投稿/转载作者：管理员点击:
台积电3nm制程技术已于近期宣布量产。但市场消息指出，初代N3制程技术成本“非常高”，影响IC设计厂采用积极性。
为刺激客户采用兴趣，台积电已在谋划“降价大促销”——据Tom’s Hardware报道，台积电正在考虑降低3nm制程系列技术报价。
台积电3nm制程系列包含多个细分制程技术，包括N3、N3E、N3P、N3X等。
其中，还未面世的新一代N3E制程成本较N3制程来得低，这一情况也已成为市场共识。
有市场分析师指出，N3制程中，EUV微影曝光流程多达25层，而如今单台EUV微影曝光设备造价即高达1.5亿-2亿美元。因此，N3技术极为昂贵，而台积电为摊平设备采购成本，不得不对N3及后续制程收取高昂费用。
此前有消息称，使用台积电N3制程技术后，单片晶圆生产费用可能高达20000美元，较N5制程晶圆单价（16000美元）高出20%。
为何是N3E？该制程最多仅需使用19层EUV微影曝光流程，制造复杂度略低，其成本也较低。因此，台积电可在不损害获利能力的情况下，进一步降低N3E制程的生产报价。
分析师预计，2023年下半年，N3制程产能便将迎来“有意义的”提升，不过，届时优化版本N3E制程也将准备就绪。
因此，高性能运算、智能手机、定制芯片等方面的主要客户（包括AMD、英特尔、高通、联发科、MRVL、AVGO、GUC等），可能将留在原有的N4或N5（4/5nm）制程节点，或选择成本较低的N3E来作为首次在3nm制程上的投产节点。
另外，根据AMD此前公开的计划来看，其2024年部分采用Zen 5设计的产品将采用3nm制程生产；英伟达也计划在其下一代Blackwell架构GPU中，采用3nm制程技术。
在3nm系列制程技术成本高昂的情况下，客户对该技术的采用或将局限于某些特定产品。而一旦台积电愿意降价，客户未来或将重新考虑3nm系列制程采用策略。
